## PATENT ABSTRACTS OF JAPAN

(11)Publication number :

11-150180

(43) Date of publication of application: 02.06.1999

(51)Int.Cl.

H01L 21/76 H01L 27/108 H01L 21/8242

(21)Application number: 09-314700 (22)Date of filing:

17.11.1997

(71)Applicant : NEC CORP


(72)Inventor: YOSHIDA KAZUYOSHI

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device having a trench for element isolation which can be manufactured with a reduced number of processes and through a simplified process.

SOLUTION: This manufacturing method, when a trench for element isolation is formed on the surface of a semiconductor substrate 1, includes a process in which an oxide film 2 and a nitride film 3 which are formed successively on the semiconductor substrate 1 are dryetched in the order of the nitride film 3 and the oxide film 2 a process in which shallow a first trench 5a having a specified aperture part angle is formed on the exposed semiconductor substrate 1 by dry etching, and a process in which after a deposition film 6 is has been formed on the entire surface, the deposition film 6 of a trench forming part 5 for element isolation and the silicon substrate 1 are eliminated by anisotropic etching, and a trench is formed.



## LEGAL STATUS

[Date of request for examination]

17.11.1997

Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3063710

[Date of registration]

12.05.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

2/2 ページ

[Date of extinction of right]

#### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

### (11)特許出屬公開番号

## 特開平11-150180

(43) 公開日 平成11年(1999) 6月2日

(51) Int.Cl.6

HO1L 21/76

27/108

21/8242

鐵別紀丹

ъī

HO1L 21/76 27/10 681D

審査請求 有 請求項の数12 OL (全 7 頁)

(21)出願番号

特簡平9-314700

(22) 出版日

平成9年(1997)11月17日

(71) 出頭人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 吉田 和由

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 畑 泰之

#### (54) 【発明の名称】 半導体装置の製造方法

#### (57)【要約】

【課題】 削減した工程数でしかも簡略化されたプロセ スで製造することができる素子分離用トレンチを有する 半導体装置の製造方法を提供する。

【解決手段】 半導体基板1面に素子分離用の溝を形成 するに際して、半導体基板 1 上に順次形成した酸化膜 2、窒化膜3を、窒化膜3、酸化膜2の順にドライエッ チングする工程と、表出した前記半導体基板1にドライ エッチングにより所定の開口部角度と深さの浅い第1溝 5 a を形成する工程と、全面にデポジション膜を形成し た後、異方性エッチングにより素子分離用の溝形成部5 の前記デポジション膜6.シリコン基板1を除去して前 記溝を形成する工程を含む。

(A)

(C)





(B)



【特許請求の範囲】

【請求項1】 半導体基板面に架子分離用の満を形成するに限して、当該半導体基板上に酸化膜及び窒化膜をフ の順に形成する第1の工程、当該酸化膜及び窒化膜をフ まトリングラフィー技術を利用してパターン形成したフ まトリングスト層をマスタとして、所定の部位の当該酸化 膜及び空化膜を除去すると共に、当該半導体基板表面と所 ドライエッチングする事により当該半導体基板表面に所 定の深さを有し且つ縁部に所定の傾斜面を有する凹陥部 を形成する第2の工程、当該半導体基板の全面にデポジ ションを行う第3の工程、及び当該酸化膜及び空化膜の 側壁部に形成されたデポジションのサイドウォールをマ スクとして当該半導体基板にエッチングによるトレンチ 部を形成する第4の工程とから構成された事を特徴とす 本半導体基額の製造方法。

1

【請求項2】 当該第2の工程は、等方性のドライエッ チング工程であり、当該第4の工程は、買方性ドライエ ッチング工程である事を特徴とする請求項1記載の半導 体装置の製造方法。

【請求項3】 当該第2の工程では、CF4ガス、CH 20 F3ガス及びArガスからなる混合ガスが使用されるも のである事を特徴とする請求項1又は2に記載の半導体 装留の製造方法。

【請求項4】 当該第2の工程は、当該酸化膜及び窒化 膜をエッチングする第1のエッチングステップと、該半 導体基板の表面に所定の深さを有し且一縁部に所定の傾 斜面を有する凹陥部を形成する第2のエッチングステッ プで構成されている事を特徴とする請求項1又は2記載 の半遠体装置の製造方法.

【請求項5】 当該第1のエッチングステップは、HB 30 г ガス及びCF4ガスを含む混合ガスが使用され、当該第2のエッチングステップではCF4ガス及びArガスを含む混合ガスが使用されるものである事を特徴とする請求項4記載の半導体狭置の製造方法。

【請求項6】 当該第3の工程に於ける該デポジション 工程に於いては、С4F8ガス及びCOガスを含む混合 ガスが使用されるものである事を特徴とする請求項1乃 至5の何わかに記載の半邁体装置の製造方法。

[請求項7] 当該第4の工程に於けるドライエッチング工程に於ては、日Bェガスが使用されるものである事 40 を特徴とする請求項1乃至6の何れかに記載の半導体装 関の製造方法.

[請求項8] 当該第4の工程に於けるドライエッチン グ工程に於ては、HBrガスと02ガスの混合ガスが使 用されるものである事を特徴とする請求項7記載の半導 体装置の製造方法。

【請求項9】 当該各エッチング工程およびデポジション工程が同一のエッチング装置内で連続的に行なわれる ことを特徴とする請求項1 乃至8 の何れかに記載の半導 体装置の製造方法。 【請求項10】 当該エッチング工程に於て使用される エッチング装置が低圧高密度プラズマ処理装置であるこ とを特徴とする請求項1乃至9の何れかに記載の半導体 装置の製造方法.

[請求項11] 当該第2の工程に於て、該半導体基板の表面に形成される当該凹隔部の縁部に形成されるテーバー角度は45度もしくはそれ以下の角度に形成される事件後とする請求項1乃至10の何れかに記載の半導体禁煙の製造方法。

10 【請求項12】 当該第2の工程に於て該半導体基板の 表面に形成される当該凹隔部の深さが50nm前後とな る様に形成される事を特徴とする請求項1乃至11の何 れかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[00001]

【発明の属する技術分野】本発明は半導体装置の製造方法に関し、さらに詳細には、シリコン基板に素子分離用 トレンチつまり分離核溝を形成する工程を含む半導体装置の製造方法に関する。

[00002]

(位金の支) 近年、半導体装置の微細化がますます進み、例えば、1 GB i t DR AMではデザインルールが 0. 18 μ m以下となり、サブクォーターミクロンの加工を高精度に再現性よく行なう技術が必要になってきて いる。半導体装置には素子を電気的に分離する案子分離領域が存在し、この様なサブクォーターミクロン領域の素子分離消域の形成では困難である。

7 回 1 そのため、図5の(A) ~(D) に示す素子分離用トレンチ形成プロセスフローが必要である。すなわち、図5 (A) のように、シリコン基目 0 上に破し換1 2、シリコン室化験1 3を平成してエッチングしてシリコン基板1 0 に深さ2 0 0 ~ 5 0 0 n m程度のトレンチ1 4 (トレンチ 角部A は後に図6で説明する)を形成し、図5 (B) のように全面を酸化して酸化酸15を形成し、要すれば適宜の素子領域5 3 を形成した後、図5 (C) のように、さらに上面に埋め込み酸化膜16を埋め込み性で機械が解6 (CMP)で平4 1 に

(D)のようにトレンチ埋め込みによる分離領域を形成するトレンチ分離法が、半導体装置のサブクォーターミクロン領域の素子分離に必要になる。

【0004】上記図5(A) 化示した素子分離トレンチを形成するドライエッチング方法では、図6 および図7で説明するように、後工程で丸み形成を容易にするためトレンチ開口部の角(図5(A)のP部)は、図6

(A)のPで示すように略直角(開口部垂直状)とはせずに、図7(A)のQに示すように約45度のテーパー状形態が要求されている。

0 【0005】なぜならばこのトレンチ開口部の角はトラ

. .

ンジスタ等のデバイスを作成した場合、図6(B)に示 した 角P部が電界集中等により電気的特性を著しく劣化 させるためである。この為、トレンチ形成後、酸化(丸 め酸化)を行い、開口部の角を丸める異によって、上記 電気特性の劣化を防止している。

【0006】しかし、トレンチェッチング後の開口部の 角の角度は丸め酸化に大きく影響し、開口部の角がより テーパーである程丸め酸化が容易となる。係る観点か ち、特にトレンチ開口部の順テーパー形状が必要とされ ている。つまり、図7 (B) のテーバー形状Qの様に構 10 成うる事によって、上記劣化が改善される。なお図で1 6は酸化膜、17はシリコン基板である。

【0007】特開昭63-111662号には、このよ うなトレンチの角に丸みを持たせるトレンチ形成のドラ イエッチング方法が開示されている。図8の(A)~ (D) を用いてそのプロセスフローを説明する。先ず、 図8 (A) に示すように、シリコン基板21上に厚さ2 00~400nmの酸化膵22. 厚さ100~200n mのシリコン窒化膜23を順次形成し、リソグラフィー 技術とドライエッチング工程によりレジストパターン (図示せず)をマスクとしてシリコン窒化膜23と酸化 膜22をパターニングする。

【0008】次にレジストパターンを除去した後、本ト レンチ作成工程のマスクとなるシリコン窒化膜23、被 エッチング部のシリコン基板を表出させる。その後、水 酸化カリウム (KOH)等の溶液を用いた異方性ウェッ トエッチングによりシリコン基板21をテーパー角60 度のV字形トレンチ24を形成する。この場合のシリコ ン基板21として面方位が {100} のシリコンを利用 する。

【0009】次に、厚さ100~300nm程度のCV D-SiO,を全面に形成し、通常のRIE(反応性イ オンエッチング) 法によりエッチバックを行ない、図8 (B) に示すようにV字形トレンチ24の側面にSiO 、のサイドウォール2.5を形成する。次に、図8 (C) に示すように、表出しているシリコン窒化膜23とサイ ドウォール25をマスクとし、ハロゲン系のガスを用い たRIE法によりV字形トレンチ24の底部に例えば約 1 µm程度の深さのトレンチ26を形成する。

【0010】最後に図8(D)に示すように、サイドウ 40 ォール25をウェットエッチング等により除去し、サイ ドウォール25が除去された部分である上部のみがテー パー角60度のトレンチ26が形成されることになり、 トレンチ開口部の角の酸化による丸めが容易となる。ま た、図9の(A) および(B) に示すように、上記KO H溶液による異方性ウェットエッチングの代わりにF (フッ素) 系ガスを使用した等方性ドライエッチ、ウェ ットエッチを行ない浅い溝28を形成し、その後、シリ コントレンチエッチングを行いトレンチ29を形成する

の角の丸めが容易となる。図で21はシリコン基板。2 2は酸化膜、23はシリコン窒化膜、27はレジストパ ターンである。

### [0011]

【発明が解決しようとする課題】上記従来の第1の方法 では、フォトリソグラフィー技術によるレジストパター ン (マスク)を形成後、(1)シリコン窓化障2.3、酸 化膜22のドライエッチング、(2)レジストマスクの 除去、(3) KOH溶液によるシリコン基板21のウェ ットエッチング (4) CVD-SiOsの成膜

(5) CVD-SiOzエッチバックによるサイドウォ ール形成。(6)シリコントレンチ塁方性エッチング。 その後のシリコントレンチ関口部の丸め酸化等。 少なく とも6 工程を必要とする。従って、工程数が多く、プロ セスが複雑となる。またF系ガスを使用する第2の方法 も複雑である

【0012】このような方法を素子分離用シリコントレ ンチ形成に適用した場合、等方性ドライエッチングを使 用するためシリコン窒化膜マスク直下の拡散層形成部の 20 幅はマスクの幅より小さくなり、その幅の制御が困難に なる。従って、本発明の目的は、上記した従来技術の欠 点を改良し、削減した工程数でしかも簡略化されたプロ セスで製造することができる素子分離用トレンチを有す る半導体装置の製造方法を提供することを目的とする。 [0013]

【課題を解決するための手段】本発明は上記した目的を 達成する為、以下に示す様な基本的な技術構成を採用す るものである。即ち、半導体基板面に素子分離用の溝を 形成するに際して、当該半導体基板上に酸化膜及び窒化 30 膜をこの順に形成する第1の工程、当該酸化膜及び窒化 膜をフォトリソグラフィー技術を利用してパターン形成 したフォトレジスト層をマスクとして、所定の部位の当 該酸化膜及び窒化膜を除去すると共に、当該半導体基板 表面をドライエッチングする事により当該半導体基板表 面に所定の深さを有し目つ縁部に所定の傾斜面を有する 凹陥部を形成する第2の工程、 当該半導体基板の全面に デポジションを行う第3の工程、及び当該酸化膜及び窒 化膜の側壁部に形成されたデポジションのサイドウォー ルをマスクとして当該半導体基板にエッチングによるト レンチ部を形成する第4の工程とから構成された半導体 装置の製造方法である。

#### [0014]

【発明の実施の形態】本発明に係る半導体装置の製造方 法は、上記した様な技術構成を採用していることから、 具体的には、半導体基板面に素子分離用の溝を形成する に際して 前記半導体基板 Fに順次形成した酸化膜 窓 化膜を、前記窒化膜、前記酸化膜の順にドライエッチン グする工程と、表出した前記半導体基板にドライエッチ ングにより所定の開口部角度と深さの第1溝を形成する 第2の方法でも F記第1の方法と同様にトレンチ開口部 50 工程と、全面にデポジション膜を形成した後、異方性エ

ッチングにより素子分離用の溝形成部の前記デポジショ ン膜、前記シリコン基板を除去して前記溝を形成する工 程を含むことを特徴とするものであり、更に、本発明に 係る半導体装置の製造方法の他の態様としては、半導体 基板面に素子分離用の溝を形成するに際して、前記半導 体基板上に順次形成した酸化膜、窒化膜を、前記窒化 膜、前記酸化膜およびの表出した前記半導体基板を順次 ドライエッチングして所定の關口部角度と深さの第1溢 を形成する工程と 全面にデポジション瞳を形成した 後 異方性エッチングにより素子分離用の溝形成部の前 10 記デポジション膜 前記シリコン基板を除去して前記法 を形成する工程を含むことを特徴とするものである。

【0015】本発明の半導体装置の製造方法では、上記 方法によって、シリコン基板上方にリソグラフィー技術 によるレジストパターンを形成後のシリコン窒化膜のエ ッチングから素子分離用溝(トレンチ)のエッチングま でを同一のエッチング装置で連続的に行なうことができ るため、工程数が削減でき、プロセスが簡略化できる。 【0016】更には、本発明に於いては、シリコン基板 をテーパー角度が45度若しくは45度以下にすると共 20 に、その凹陷状部の深さを50nm程度となる様にエッ チングを行った後に、続いてフロロカーボン系ガスを含 むガスプラズマにより厚さ10~20nm程度のデポジ ションを行うステップを設けているので、シリコントレ ンチ上部のみ45度程度のテーバー角のトレンチ形成が 可能となる。

### [0017]

【実施例】以下、本発明の具体的な実施例を図面を参照 して詳細に説明する。図1と図2は、本発明に係る半導 体装置の製造方法の第1実施例を説明するためのそれぞ 30 れ前半工程断面図および後半工程断面図である。図中、 半導体基板面に素子分離用の溝を形成するに際して、当 該半導体基板1上に酸化膜2及び窒化膜3をこの順に形 成する第1の工程、当該酸化膜2及び窒化膜3をフォト リソグラフィー技術を利用してパターン形成したフォト レジスト層4をマスクとして、所定の部位の当該酸化膜 2及び窒化膜3を除去すると共に、当該半導体基板1表 面をドライエッチングする事により当該半導体基板表面 に所定の深さを有し目つ縁部に所定の傾斜面を有する凹 脳部5aを形成する第2の工程、当該半導体基板の全面 40 にデポジションを行う第3の工程、及び当該酸化膜2及 び窒化膜3の側壁部に形成されたデポジションによるサ イドウォール6をマスクとして当該半導体基板にエッチ ングによるトレンチ部7を形成する第4の工程とから構 成された半導体装置の製造方法の手順が示されている。 【0018】本発明に係る半導体装置の製造方法の具体

例をより詳細に説明するならば、先ず、図1 (A) に示 すように、シリコン基板 1 上に厚さ20 n m程度の酸化 膜2、厚さ200nm程度のシリコン窒化膜3を順次形 成し、リソグラフィー技術によりレジストパターン4を 50 のテーパー角が保持される。この時のエッチング条件

形成する。その後、シリコン窒化膜のエッチングから素 子分離用のトレンチ (溝) エッチングまでを、低圧高密 度プラズマエッチング装置の1つである誘導結合型プラ ズマエッチング装置を用いて連続して行なう。

【0019】そのエッチングは、図1(B)に示すよう に、先ず、第1のエッチングステップにおいて、レジス トパターン4をマスクとしてシリコン窒化膜3と酸化膜 2 をドライエッチングして素子分離用のトレンチ形成部 5のシリコン基板を表出させる。このステップのエッチ ングガスとしてはHBrガスとCF4ガスの混合ガスを 使用する。ドライエッチング条件としてはHBrガス流 置25sccm、CF4ガス流量25sccm、圧力5 mTorr、ソースパワー400W、パイアスパワー7 5 Wとし、シリコン窒化膜3と酸化膜2を垂直にエッチ ングする。エッチング均一性向上のために必要であれば Heガスを上記ガスに添加して使用してもよい。 【0020】次に、第2のエッチングステップにおい て、図1 (C) に示すように、表出したシリコン基板 (トレンチ形成部) 5をテーパー角α(シリコン基板面 と水平面とでなす角度)を45度以下、深さHを50n m程度に浅く等方性ドライエッチングして浅い溝5gを 形成する。このテーパー角々が最終的に得られるトレン チング条件としては、CF4ガスとArガスの混合ガス を使用し、CF4ガス流量5sccm、Arガス流量1 00sccm、圧力20mTorr、ソースパワー40 0 W、バイアスパワー50 Wであった。なおテーパー角 45度はトレンチの開口部の丸み酸化に好適な角度であ

【0021】次に、図2(A)に示すように、フロロカ -ボン系ガスを含んだプラズマにより厚さ10~20n m程度のデポジションを行なう。使用するガスとして は、デポジション性の強い、水素を含まないフロロカー ボン系ガス、例えばC4F8ガスと、COガスの混合ガス を使用する。このときの条件としては、C4F8ガス流量 20sccm, COガス流量100sccm, 圧力20 mTorr, ソースパワー1000W、バイアスパワー 0 ♥である。これによりレジスト側壁、シリコン窒化 障. 酸化障側壁を含む全面(浅い満5a トも)にデポジ ション膜6が形成される。

【0022】次に、第2図(B)に示すように、シリコ ントレンチの異方性エッチングを行なう。この時に上記 のようにトレンチ形成部5 にも前ステップによりデポジ ション膜6が形成されているが、異方性の強いエッチン グを行なうことによりトレンチエッチングと同一条件で とのトレンチ形成部5のデポジション膜6のエッチング も可能である。

【0023】また、前ステップのデポジション膜6がサ イドウオールの役割を果たし、トレンチ上部 (開口部) では第2のエッチングステップにおいて形成した45度

は、例えばHBrガス流量100sccm、O2ガス流

量3sccm、圧力5mTorr、ソースパワー600 W、バイアスパワ-150Wである。 【0024】最後に、図2(C)に示すように マスク

であるレジスト瞳4およびサイドウオールのデポジショ ン瞳を除去するととによりトレンチ開口部のみに、テー パー角45度(7a)のトレンチ形状7が得られる。そ の後、次工程において酸化を行ないトレンチ開口部の丸 めを行なうが、この丸めが低温で容易に行なうことがで きる。

【0025】以上説明したように、トレンチ開口部のみ 45度程度テーバーを有したトレンチ形状が同一装置内 で連続に行なうことが可能となった。上記した説明から 明かな様に、本発明に於射手は、上記した当該第2の工 稈は、等方件のドライエッチング工程であり、当該第4 の工程は、異方性ドライエッチング工程であるが特徴と なっている。

【0026】そして 更に本発明に係る半導体装置の製 造方法は、上記第2の工程以降は、ガスを主体にした処 理操作を連続的に実行するものであり、それによって、 工程の短縮化、低コスト化、処理操作の効率化等が向上 する。又、本発明に於いては、当該第2の工程では、単 一の工程でシリコン基板に、前記した凹陥状部5 aを形 成する様に設計する事も可能であり、その場合には、C F 4 ガス、CHF 3 ガス及びAr ガスからなる混合ガス が使用されるものである事が望ましい。

【0027】又、当該第2の工程は、当該酸化膜及び窒 化膜をエッチングする第1のエッチングステップと、該 半導体基板の表面に所定の深さを有し目つ縁部に所定の 傾斜面を有する凹陥部を形成する第2のエッチングステ 30 ップで構成されている事も可能であり、その場合には、 当該第1のエッチングステップは、HBrガス及びCF 4 ガスを含む混合ガスが使用され、当該第2のエッチン グステップではCF4ガス及びArガスを含む混合ガス が使用されるものである。

【0028】一方、本発明に係る半導体装置の製造方法 に於いては、当該第3の工程に於ける該デポジションT. 程に於いては、C4F8ガス及びCOガスを含む混合ガ スが使用されるものである事が好ましい。更には、当該 本発明に於ける半導体装置の製造方法に於いては、当該 40 第4の工程に於けるドライエッチング工程に於ては、H Brガスが使用されるものである事が望ましい。

【0029】又、本発明に於ける当該第4の工程に於け るドライエッチング工程に於ては、HBFガスと〇2ガ スの混合ガスを使用する事も可能である。上記した様 に、本発明においては、当該各エッチング工程およびデ ポジション工程が同一のエッチング装置内で連続的に行 なわれることが特徴であり、その場合、当該エッチング 工程に於て使用されるエッチング装置が低圧高密度プラ ズマ処理装置であることが好ましい。

【0030】次に、本発明に係る半邁体装置の製造方法 の第2の具体例について第3図を参昭しながら説明す る。まず、図3 (A) に示したように、第1の具体例の 図1(A)と同様に、シリコン基板1上に酸化障2.シ リコン窒化膜3、レジストパターン4を形成する。次 に、図3(B)に示したように、第1のエッチングステ ップにおいてシリコン窒化膜3、酸化膜2の異方性エッ チングおよび表出したシリコン基板4のテーバーエッチ ングを同一ステップにて行なう。

10 【0031】との時のガス系にはCF4ガス、CHF3ガ ス、Arガスの混合ガスを使用する。CHF3ガスのシ リコン上でのデポジションの効果により、この混合ガス 系でシリコンエッチングを行なうと図3(B)に示すよ うに45度程度のテーパー形状8が得られる。このよう なエッチングにより、第1の実施例における第2のエッ チングステップが削除できる。との時のエッチング条件 は、例えばCF4ガス流量10sccm、CHF3ガス流 量20sccm、Arガス流量200sccm、圧力5 OmTorr、ソースパワー400W、バイアスパワー 100♥である。後の工程は実施例1と同様に行なうと とができるため省略する。

【0032】さらに図4(A)及び図4(B)に示すよ うに、これら第1および第2の具体例の最後のエッチン グステップとしてトレンチ底部を丸めるエッチングステ ップを追加することで、後工程の丸め酸化はさらに容易 となる。このエッチングステップの条件としては例えば HBrガス流量100sccm、O,ガス流量10sc cm、圧力5mTorr、ソースパワー600W、バイ アスパワ-150Wの冬件を使用する。

【0033】以上述べてきたように、素子分離用のシリ コントレンチェッチングに本発明の手法を適用するとと により、同一のエッチング装置によりしかも連続ステッ プにより、トレンチト部のみ45度程度のテーパーを有 するトレンチの形成が可能となる。尚、本発明でとれま で述べてきたガス流量、圧力領域、パワー等のエッチン グ条件についてはこれに限るものでなく随意変更可能で

#### [0034]

【発明の効果】以上の説明から明らかなように、本発明 のエッチング方法を適用すれば、同一のエッチング装置 内で連続ステップにより工程を簡略化、工程数を削減 し、後工程の丸め酸化を容易にする溝(トレンチ)の開 □部形状を形成した半導体装置を得ることができる。 「図面の簡単な説明」

【図1】図1は、本発明に係る半導体装置の製造方法の 第1の具体例の構成を説明するための前半工程断面図。 【図2】図2は、本発明の第1の具体例を説明するため

【図3】図3は、本発明に係る半導体装置の製造方法の 50 第2の具体例の構成を説明する工程断面図。

【図4】図4は、本発明に係る半導体装置の製造方法の 第3の具体例のを説明するための工程断面図。

【図5】図5は、従来の素子分離用トレンチ形成を説明 するための工程断面図。

【図6】図6は、トレンチ開口部垂直形状説明図。

【図7】図7は、トレンチ開口部テーバー形状説明図。

【図8】図8は、従来の素子分離用トレンチ形成を説明 するための工程断面図。

【図9】図9は、等方性エッチング使用を使用した従来 の素子分離用トレンチ形成を説明するための工程断面 図。 \* 【符号の説明】

1…シリコン基板。

2…酸化膜.

3…シリコン窒化膜、

4…レジストパターン。

5…トレンチ形成部(シリコン基板表出部)、

5 a…浅い溝、凹陥状部

6…デポジション膜、

7…トレンチ形状。

10 8 …テーバー形状、


[図1]

(C)

(A)


【図2】

(A)



. .

(C)



(B)



(B)




【図6】




(B)



【図7】





Japanese Unexamined Patent Application Publication No. 11-150180

[0018] A concrete example of a method of manufacturing a semiconductor according to the present invention is described in more detail as follows. First, as shown in FIG. 1(A), an oxide film 2 having a thickness of about 20 nm and a silicon nitride film 3 having a thickness of approximately 200 nm are successively formed on a silicon substrate 1, and a resist pattern 4 is formed by lithographic technique. Then, etching of the silicon nitride film through trench etching for isolation is consecutively carried out with an inductively coupled plasma etching apparatus which is one of low-pressure-high-density plasma etching apparatuses.

[0019] In a first etching step as shown in FIG. 1(B), the above-mentioned etching is to dry etch the silicon nitride 3 and the oxide film 2, utilizing the resist pattern 4 as a mask, so that the silicon substrate of a trench-formed portion 5 for isolation is exposed. As the etching gas in this step, a mixed gas of HBr gas and CF4 is used. The conditions of dry etching are assumed to be: an HBr gas flow rate of 25 sccm, a CF4 gas flow rate of 25 sccm, a pressure of 5 m Torr, a source power of 400 W, and a bias power of 75 W, and etching is applied vertically on the silicon nitride film 3 and the oxide film 2. If necessary, He gas may be added to the above-mentioned gas for use in the improvement of etching uniformity.

[0020] Next, as shown in FIG. 1(C), in a second etching step, an isotropic dry-etching is applied to the exposed silicon substrate (trench-formed portion) 5, giving a taper angle  $\alpha$  (an angle formed with a silicon substrate surface and a level surface) of less than 45 degrees and a depth H of as shallow as 50 nm, so as to form a shallow trench 5a. The trenching condition to consequently obtain the tapered angle  $\alpha$  is stipulated as follows; namely, utilization of a mixed gas of CF gas and Ar gas, a CF4 gas flow rate of 5sccm, an Ar gas flow rate of 100 sccm, a pressure of 20 m Torr, a source power of 400 W and a bias power of 50 W. Note that the taper angle of 45 degrees is a suitable angle for rounded oxidization on an opening of the trench.